中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新闻 > 晶心科技成为第一家采用RISC-V的主流CPU IP公司并拓展其产品线提供64位处理器IP

晶心科技成为第一家采用RISC-V的主流CPU IP公司并拓展其产品线提供64位处理器IP

关键词:AndeStar处理器架构嵌入式处理器 数字讯号处理(DSP)

时间:2017-05-15 13:09:16       来源:中电网

历经市场多方验证的AndeStar™架构体系再次升级,完整的64位解决方案让SoC设计公司缩短上市时间并降低开发风险

亚洲致力于发展高效率、低功耗、小面积、客户芯片出货量达20亿颗的嵌入式处理器核心领先供货商晶心科技,今日发表最新一代的AndeStar™处理器架构,并成为商用主流CPU IP公司中第一家纳入美国加州大学柏克利分校所开发的开源RISC-V 指令集架构的公司。这名为AndeStar™ V5的晶心第五代指令集架构支持64位处理器以及广为业界关注的RISC-V指令集架构,使开放、精简、模块化及可扩充的RISC-V架构正式进入主流SoC应用。AndeStar这个12来年不断演进的生态系统环境包括许多先进的架构设计,例如能以最少执行码达到最强运算效能的高度优化编译程序,以及CoDense™、 PowerBrake、StackSafe™通用便利功能,和自定义指令集(ACE)、数字讯号处理(DSP) 、高安全性(Security)扩展指令集等应用强化单元。晶心既有的处理器核心IP系列产品加上64位的功能后,将能符合新一代SoC设计对大于4GB以上内存寻址能力的需求,例如高容量储存设备、大型网络系统、深度学习及人工智能等应用。使用AndeStar™ V5架构处理器来设计的SoC将能充分利用到晶心科技累积多年、领先业界的高效能/低耗电比的特性,使得在高频运作时更具优势。例如最新的V5 AndesCore™ NX25核心在一般的组态下,使用TSMC 28nm在最差制程偏移条件下仍能以17 µW/MHz的低功耗运行到1 GHz以上,而且电路仅只需67K逻辑门。

“Time-to-market是所有SoC设计案的重要共同课题,会延迟开发进度的原因之一是直觉的去撰写RTL电路来整合各个不同IP单元,然后耗费不下于开发这些IP的时间在验证上,”晶心科技技术长兼资深研发副总经理苏泓萌博士表示,“这新的AndeStar™ V5架构对嵌入式64位SoC设计提供完整的解决方案,它将RISC-V技术融入晶心科技极为成功的AndeStar™ V3 架构之中,再加上CoDense、PowerBrake、StackSafe通用便利功能,以及ACE、DSP 、Security扩展指令集,在业界标准平台添加多项晶心专有功能的整合开发环境及软件工具链、整合完成的SoC周边平台IP、客户服务及技术支持等,所有这些资源都是设计团队在开发可量产的SoC时基于提高产品质量、缩短time-to-market、以及降低风险的重要关键。晶心科技在开始规划AndeStar™ V5架构时就考虑到要如何让客户一方面可以继续使用晶心累积多年建构起的完整方案,另一方面也能有效利用RISC-V快速成长中的生态系统资源,让客户的产品能充分拥有这版新指令集架构提供的优势。”

AndeStar™ V5 产品方案的独特优势

晶心科技是第一家纳入RISC-V的商用主流CPU IP公司。AndeStar™ V5架构不但将RISC-V兼容性完全纳入,同时也包含多项晶心独创的通用便利功能及应用强化单元,而且更具备AndeSight™ 整合开发环境提供的完整支持。客户能在与V3相同便利的环境之下开发64位软件。同时,客制化指令集扩充Andes Custom Extension™ (ACE)的强大功能,例如为V5自动产生所有所需的开发工具以及辅助的控制RTL电路,以及自动验证客制逻辑与所定义指令的行为是否一致等,大为简化建立加速应用指令集的工作。再者,使用AndeStar™ V5核心的产品能支持许多已历经实体验证的晶心SoC周边IP和晶心系统控制平台,以及拥有使用业界标准电子设计自动化工具及函式库进行深度验证过的效益。除此之外,AndeStar™ V5也提供了高于4GB以上的寻址能力、64-位的 AXI接口、通过业界与开源码测试程序压力验证的GCC 编译程序和GDB ‎除错器等支持。因此AndeStar™ V5的完整解决方案能帮64位处理器IP客户达到最佳产品效益并缩短开发时程。

 

猜你喜欢

  • Vivado专家系列:高速时序收敛的技巧 赛灵思“Vivado专家系列”研讨会将由来自赛灵思Vivado开发者及资深技术支持团队成员为您带来包括技术分享、设计方法学、设计技巧等内容,以帮助用户快速提高其基于FPGA 的设计效率。此次研讨会为该系列的第一期,旨在深入剖析Vivado高速时序收敛技术。另外我们还将总结高速设计面临的挑战,介绍设计分析、设计向导以及设计复杂性和拥塞的分析方法。 赛灵思     2018年02月01日     注册

友荐云推荐