中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新闻 > 台积公司授予新思科技四项“年度合作伙伴”奖项

台积公司授予新思科技四项“年度合作伙伴”奖项

关键词:接口IP核FinFET技术

时间:2019-10-31 09:30:35      来源:Synopsys,Inc.

新思科技近日宣布在最近举行的台积公司2019开放创新平台(OIP)生态系统论坛上,荣获四项“年度合作伙伴”奖项,包括接口IP核、联合开发6奈米设计基础架构以及联合交付创新的SoIC 3D芯片堆叠和云解决方案。新思科技与台积公司已成功合作近20年,近期着重加速采用FinFET技术,优化5奈米制程技术的功耗、性能和面积。新思科技已连续9年荣获台积公司颁发的IP核和电子设计自动化(EDA)大奖。

重点:

• 新思科技连续9年荣获台积公司接口IP核和工具支持“年度合作伙伴”奖项
• 新思科技在接口IP核、联合开发6奈米设计基础架构以及联合交付SoIC设计解决方案和云解决方案受到认可

新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布在最近举行的台积公司2019开放创新平台(OIP)生态系统论坛上,荣获四项“年度合作伙伴”奖项,包括接口IP核、联合开发6奈米设计基础架构以及联合交付创新的SoIC 3D芯片堆叠和云解决方案。新思科技与台积公司已成功合作近20年,近期着重加速采用FinFET技术,优化5奈米制程技术的功耗、性能和面积。新思科技已连续9年荣获台积公司颁发的IP核和电子设计自动化(EDA)大奖。

台积公司设计基础架构管理部高级总监Suk Lee表示:“我们授予新思科技‘2019年度合作伙伴奖’,以肯定双方在半导体创新设计方面的重要合作。凭借提供丰富的高品质DesignWare IP核产品组合、 经认证的设计平台和云解决方案,新思科技与台积公司帮助共同用户实现设计目标,加速量产。”

该奖项肯定了双方长期合作成果,让双方客户都从中获益:

• 台积公司对新思科技数字和定制设计实现平台中创新特点的认证拓展到6奈米支持中,以便首批客户采用

• 在新思科技整个设计平台中支持TSMC-SoIC®3D先进的芯片堆叠技术,以确保实现最高性能的3D-IC解决方案

• 经优化的台积公司VDE云解决方案,包括EDA工具、IP核和台积公司设计书面材料,为复杂的芯片设计提供具有安全功能、经验证的环境,可减少云应用障碍

• 新思科技基于7奈米制程技术的DesignWare® IP核获得超过250个设计选用,基于5奈米强化版制程技术(N5P)的IP核正在开发中

新思科技芯片设计事业部营销与战略副总裁Michael Sanie表示:“近20年来,新思科技与台积公司一直携手让设计部署更简便,帮助客户实现上市时间目标。我们与台积公司在开发和交付SoIC 3D芯片堆叠,6奈米设计实现,以及目前优化中的TSMC OIP VDE云解决方案和DesignWare接口IP核等创新解决方案方面紧密的工程合作,已经让双方客户充分受益于新思科技公认、安全的设计平台和IP核组合的优势。”

  • 分享到:

 

猜你喜欢

  • 新闻
  • 新品
  • 方案

  • 主 题:英飞凌XMC4000支持EtherCAT®通讯的伺服/IO控制方案介绍
  • 时 间:2024.04.25
  • 公 司:英飞凌&骏龙科技

  • 主 题:安森美数字助听芯片的创新
  • 时 间:2024.05.09
  • 公 司:安森美

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22
  • 公 司:ADI & Arrow