中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新闻 > 新思科技低功耗signoff验证工具VC LP为三星提速5倍运行时间

新思科技低功耗signoff验证工具VC LP为三星提速5倍运行时间

关键词:新思科技VC LP解决方案

时间:2019-11-18 09:49:43      来源:中电网

新思科技近日宣布其VC LP™解决方案(Verification Continuum™平台的一部分)被企业移动和信息技术方面的全球领导者三星(Samsung)采用,实现低功耗signoff和静态验证,以最大限度减少大规模复杂芯片设计昂贵的设计迭代。

-用于层次化验证的Signoff Abstract Model流程能提供更高性能和容量的同时,不会导致最佳结果质量和调试可见性下降

新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布其VC LP™解决方案(Verification Continuum™平台的一部分)被企业移动和信息技术方面的全球领导者三星(Samsung)采用,实现低功耗signoff和静态验证,以最大限度减少大规模复杂芯片设计昂贵的设计迭代。近期扩展的VC LP解决方案包括基于Signoff Abstract Model (SAM)的方法学,使三星能够提升高达5倍的性能和缩减6倍的占用内存,并且与扁平化方式进行的低功耗signoff相比,具有相同的结果质量(QoR)和调试可见性。

三星电子代工厂设计技术团队副总裁Jung Yun Choi表示:“在低功耗验证signoff过程中,保持性能和QoR是必备要求。VC LP解决方案使用Signoff Abstract Model流程,能够加快5倍静态低功率验证速度,并确保ASIC设计的高质量QoR和signoff。通过对现有环境配置做出细微调整,层次化流程可无缝用于多个设计,有效加快高质量ASIC交付。”

SAM流程删减了对顶层验证并不重要的库单元、层次实例化单元和连线,从而产生了新的抽象模块级模型。抽象模型方法学保留在模块中的逻辑电路部分,可以确保最高性能和QoR。

除了SAM流程之外,VC LP解决方案还包括新推出的机器学习分析技术,以实现更好的QoR和调试能力。这项技术有助于显著降低验证signoff的总周转时间,确保细微的漏洞也不会出现在芯片上。

新思科技芯片验证事业部工程副总裁Sridhar Seshadri表示:“使用Signoff Abstract Model 流程和机器学习技术对于客户而言至关重要,可以帮助其节省关键工时和避免ASIC验证过程中的迭代分析。VC LP层次化SAM流程为三星大规模芯片提供了与扁平化流程相同的技术水平,以确保最高设计质量。”

新思科技举办了两场网络研讨会,介绍VC LP的层次化流程和机器学习解决方案。

  • 分享到:

 

猜你喜欢

  • 主 题:LTM4702:16VIN、8A 超低噪声 Silent Switcher 3 μModule
  • 时 间:2024.04.11
  • 公 司:ADI&Arrow

  • 主 题:高集成伺服驱动系统与工业机器人方案
  • 时 间:2024.04.18
  • 公 司:ST

  • 主 题:英飞凌XMC4000支持EtherCAT®通讯的伺服/IO控制方案介绍
  • 时 间:2024.04.25
  • 公 司:英飞凌&骏龙科技