中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新闻 > 跳过5nm 台积电透露Graphcore下一代IPU将基于3nm工艺研发

跳过5nm 台积电透露Graphcore下一代IPU将基于3nm工艺研发

关键词:5nm台积电Graphcore3nm

时间:2020-08-28 17:06:54      来源:互联网

据国外媒体报道,5nm工艺在今年一季度投产之后,台积电下一代工艺研发的重点已转移到了3nm,目前正在按计划推进,计划在2021年风险试产,2022年下半年大规模投产。

据国外媒体报道,5nm工艺在今年今年一季度投产之后,台积电下一代工艺研发的重点已转移到了3nm,目前正在按计划推进,计划在2021年风险试产,2022年下半年大规模投产。

在2020年度的台积电全球技术论坛上,他们也提到了3nm工艺,披露了3nm工艺的性能提升信息。

外媒最新的报道显示,在介绍3nm的工艺时,台积电重点提到了为人工智能和机器学习研发加速器的半导体厂商Graphcore。台积电透露,Graphcore用于加速机器学习的下一代智能处理单元(IPU),将基于台积电的3nm工艺研发,越过5nm工艺。

Graphcore目前已经推出两代IPU,第一代是Colossus Mk1 IPU,采用台积电的16nm工艺,集成236亿个晶体管;第二代是不久前推出的Colossus Mk2 IPU,采用的是台积电的7nm工艺,集成592亿个晶体管。

虽然台积电透露Graphcore下一代的IPU将基于台积电的3nm工艺研发,但并未透露具体的时间框架,也为提及Graphcore的任何策略信息。

  • 分享到:

 

猜你喜欢

  • 主 题:英飞凌XMC4000支持EtherCAT®通讯的伺服/IO控制方案介绍
  • 时 间:2024.04.25
  • 公 司:英飞凌&骏龙科技

  • 主 题:安森美数字助听芯片的创新
  • 时 间:2024.05.09
  • 公 司:安森美

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22
  • 公 司:ADI & Arrow