中国电子技术网

设为首页 网站地图 加入收藏

 
 

UltraRISC选择STING验证RISC-V SoC设计

时间:2023-06-01       作者:info@prnasia.com      

UltraRISC选择Valtrix STING验证RISC-V SoC设计

印度班加罗尔2023年6月1日 /美通社/ -- Valtrix Systems是用于构建功能正确的CPU和片上系统实现的RISC-V设计验证产品的行业领先提供商。该公司今天宣布,总部位于上海的高性能RISC-V IP和多核处理器领先提供商UltraRISC已授权由STING对其RISC-V SoC实现进行设计验证。

STING是Valtrix推出的软件驱动型测试激励生成器,能够创建可在模拟、仿真、FPGA和硅片上启用的架构正确的自检便携式程序。

UltraRISC执行总裁兼首席技术官 Jiang Jiang博士表示:"我们公司通过严格的验证来确保我们的处理器设计精良且经过全面验证。Valtrix的STING工具为我们的UltraRISC UR-A1处理器核心相关验证工作做出了重大贡献,特别是用于硬件虚拟化的虚拟机监控程序(hypervisor)扩展。运行模拟和仿真测试的能力使其成为我们DV战略的理想选择。"

Valtrix首席执行官Shubhodeep Roy Choudhury表示:"我们很高兴能与UltraRISC合作,作为其主要合作伙伴,利用STING在硬件仿真平台上对其先进的RISC-V实现进行SoC验证。" 他补充道:"通过仿真、FPGA和硅后测试来补充模拟周期,对于确保CPU和SoC设计符合要求且没有功能错误至关重要。STING的便携式激励生成功能使用户能够在任何正在测试的设备环境中运行测试,从而提高验证的可重用性和效率。"

有关Valtrix设计验证技术和产品的更多信息,请访问:https://www.valtrix.in

  • 分享到:

 

猜你喜欢

  • 主 题:英飞凌XMC4000支持EtherCAT®通讯的伺服/IO控制方案介绍
  • 时 间:2024.04.25
  • 公 司:英飞凌&骏龙科技

  • 主 题:安森美数字助听芯片的创新
  • 时 间:2024.05.09
  • 公 司:安森美

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22
  • 公 司:ADI & Arrow