中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新闻 > 英飞凌推出基于PQFN 3.3x3.3 mm封装的OptiMOS源极底置25 V功率MOSFET

英飞凌推出基于PQFN 3.3x3.3 mm封装的OptiMOS源极底置25 V功率MOSFET

关键词:PQFN 电源管理 PCB布局

时间:2020-02-18 11:40:48      来源:中电网

英飞凌科技股份公司(FSE: IFX / OTCQX: IFNNY)通过专注于解决当前电源管理设计面临的挑战,来实现系统创新和组件水平的改进。“源极底置”是符合行业标准的全新封装概念。

英飞凌科技股份公司(FSE: IFX / OTCQX: IFNNY)通过专注于解决当前电源管理设计面临的挑战,来实现系统创新和组件水平的改进。“源极底置”是符合行业标准的全新封装概念。英飞凌已推出第一批基于该封装概念的功率MOSFET,它们是采用PQFN 3.3x3.3 mm封装的OptiMOSTM 25 V 功率MOSFET。该器件在MOSFET性能方面树立了新的行业标杆,不仅通态电阻(RDS(on))降低,还具有业内领先的热性能指标。该产品适合的应用非常广泛,包括马达驱动、SMPS(包括服务器、电信和OR-ing)和电池管理等等。

新封装概念将源极(而非传统的漏极)与导热垫相连。除了实现新的PCB布局,这还有助于实现更高的功率密度和性能。目前推出的两个型号占板面积不同,它们分别是:源极底置,标准门极布局的PQFN 3.3x3.3 mm封装;及源极底置,门极居中的PQFN 3.3x3.3 mm封装。源极底置,标准门极布局的封装是基于当前的PQFN 3.3x3.3 mm引脚分配布局。电气连接的位置保持不变,方便将如今标准的漏极底置封装简单直接地替换成新的源极底置封装。在门极居中的封装中,门极引脚被移到中心位置以便于多个MOSFET并联。由于漏-源极爬电距离增大,多个器件的门极可以连接到同一层PCB上。此外,将门极接口移到中心位置还能使源极面积增大,从而改进器件的电气连接。

这一技术创新可使RDS(on)相比现有技术大幅减小,减幅最高达到30%。相比现有的PQFN封装,结-壳热阻(RthJC)也得到大幅改进。由于寄生效应降低,PCB损耗改进,以及热性能优异,新封装概念可为任何当代的工程设计带来巨大的附加价值。

供货情况

基于PQFN 3.3x3.3 mm封装的两种OptiMOSTM源极底置25 V功率MOSFET现在都能供货。更多信息可访问www.infineon.com/pqfn-3-source-down。

  • 分享到:

 

猜你喜欢

  • 主 题:Hayabusa™图像传感器平台用于汽车视觉及感知系统解决方案
  • 时 间:2020年05月26日
  • 公 司:安森美

  • 主 题:ADI数字主动降噪耳机方案
  • 时 间:2020年06月09日
  • 公 司:ADI & Arrow

  • 主 题:基于赛普拉斯MCU和Wi-Fi产品的低功耗物联网系统设计
  • 时 间:2020年06月11日
  • 公 司:Mouser&cypress+infineon