中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新闻 > Chelsio采用新思科技DesignWare 56G以太网PHY IP核,加速高性能计算SoC开发

Chelsio采用新思科技DesignWare 56G以太网PHY IP核,加速高性能计算SoC开发

关键词:Chelsio新思科技DesignWare

时间:2020-09-24 09:26:43      来源:互联网

新思科技(Synopsys, Inc.Nasdaq: SNPS)近日宣布,Chelsio已经采用新思经验证的DesignWare® 56G以太网PHY IP核,加速发展Chelsio针对高性能智能网卡(NIC)和服务器应用的SoC设计。DesignWare 56G以太网PHY IP核支持以太网、PCI Express、OIF和JESD等从1.25 Gbps到56 Gbps各种标准数据速率,同时由于其具有包括连续校准和自适应(CCA)的固件控制算法,能够在各种电压和温度范围内都能提供稳健的性能。

重点:

·       Chelsio选择新思科技的DesignWare 56G以太网PHY IP核来加速其针对智能网卡和服务器应用的高速以太网适配器的开发

·       具有优化Floorplan的DesignWare 56G以太网PHY支持PAM-4信令和高性能算法并提供可靠的以太网链路

·       连续校准和自适应算法为恶劣条件下不同电压和温度范围内提供了稳健性能

新思科技(Synopsys, Inc.Nasdaq: SNPS)近日宣布,Chelsio已经采用新思经验证的DesignWare® 56G以太网PHY IP核,加速发展Chelsio针对高性能智能网卡(NIC)和服务器应用的SoC设计。DesignWare 56G以太网PHY IP核支持以太网、PCI Express、OIF和JESD等从1.25 Gbps到56 Gbps各种标准数据速率,同时由于其具有包括连续校准和自适应(CCA)的固件控制算法,能够在各种电压和温度范围内都能提供稳健的性能。

基于以太网验证IP核和源代码测试套件的SoC设计和验证具有易用性及最佳性能,可加速验证收敛。为了加快高性能计算SoC的发展,新思科技为Chelsio等公司提供了业界最全面的IP核解决方案,包括56G和112G以太网PHY、DDR5、PCI Express 5.0、die-to-die USR/XSR和HBI PHY、Compute Express Link(CXL)及CCIX。

Chelsio Communications首席执行官Kianoosh Naghshineh表示:“用于超大型数据中心网络和存储的新一代高速以太网互连SoC需要具有灵活性以及可扩展架构的成熟的IP核解决方案。经广泛的评估,我们选择了经验证的DesignWare 56G以太网PHY IP核,原因在于其最可靠的连接和性能优势能够满足我们的高性能设计要求。”

新思科技解决方案事业部营销高级副总裁John Koeter表示:“云计算工作负载的显著增长推动了面向计算、存储和网络应用的新SoC架构的发展。通过为高性能计算SOC开发者提供最基本和最可靠的IP核新思科技协助Chelsio等公司解决设计所面临的性能、延迟和内存需求,迅速将产品推向市场。”

上市和更多资源

DesignWare 56G以太网PHY IP核现已上市。

  • 分享到:

 

猜你喜欢

  • 主 题:TE Connectivity 赋能下一代机器人的革新未来
  • 时 间:2025.07.08
  • 公 司:DigiKey & TE

  • 主 题:ADI 高性能产品方案助力人形机器人应用设计
  • 时 间:2025.07.16
  • 公 司:ADI & 骏龙科技

  • 主 题:小电阻大奥秘--分流电阻器使用方法之实践篇
  • 时 间:2025.07.29
  • 公 司:ROHM