“Codasip大学项目与Intel Pathfiner for RISC-V合作，将Codasip RISC-V IP核、Codasip Studio开发环境和Intel的FPGA平台带入本科和研究生课程。鉴于英特尔开拓者生态系统的扩展，Codasip的大学项目目前正在与多所大学合作，为学生提供Codasip Studio和基于项目的RISC-V作业。
”Codasip大学项目与Intel Pathfiner for RISC-V合作，将Codasip RISC-V IP核、Codasip Studio开发环境和Intel的FPGA平台带入本科和研究生课程。鉴于英特尔开拓者生态系统的扩展，Codasip的大学项目目前正在与多所大学合作，为学生提供Codasip Studio和基于项目的RISC-V作业。
从2023年秋季开始，Codasip大学项目将利用Intel Pathfinder开发RISC-V FPGA开发板，用于研究生SoC和本科生高级合成（HLS）和Verilog课程作业。Intel Pathfinder for RISC-V将允许学生利用RISC-V和Intel FPGA板的外围IP，使他们能够获得有关配置和IP组合的知识。
Codasip大学和客户体验项目副总裁Keith Graham表示：“将英特尔的FPGA平台添加到Codasip基于项目的计算机架构任务中，将进一步推动我们的三大大学计划支柱：培养下一代研究人员，培训下一代工程师，开发解决方案，以解决未来的技术挑战。”
分享到：
猜你喜欢
中电网官方微博