中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新闻 > 英特尔 CEO 亲自站台:Intel 18A 优势略高于台积电 N2 工艺

英特尔 CEO 亲自站台:Intel 18A 优势略高于台积电 N2 工艺

关键词:英特尔台积电 N2 工艺

时间:2023-12-22 11:03:55      来源:互联网

英特尔首席执行官帕特・基辛格(Pat Gelsinger)近日在接受采访时表示,英特尔的 18A 工艺和台积电的 N2 工艺不相上下。不过基辛格表示,在背面供电(backside power delivery)方面,英特尔更胜一筹,也得到了客户的广泛认可。

英特尔首席执行官帕特・基辛格(Pat Gelsinger)近日在接受采访时表示,英特尔的 18A 工艺和台积电的 N2 工艺不相上下。

不过基辛格表示,在背面供电(backside power delivery)方面,英特尔更胜一筹,也得到了客户的广泛认可。

基辛格表示英特尔在背面供电技术方面,提供了更好的面积效率,这意味着更低的成本更好的动力输出,也意味着更高的性能。

基辛格表示 Intel 18A 凭借着良好的晶体管和强大的功率传输,略微领先于 N2。此外台积电的封装成本更高,而英特尔可以提供更有竞争力的价格优势。

目前台积电、英特尔和三星都在加速推进代工业务,在最近的 IEEE 国际电子设备会议(IEDM)上,三家公司都展示了 CFET(Complementary FET)晶体管解决方案。

堆叠 CFET 晶体管架构涉及将两种类型的晶体管(nFET 和 pFET)堆叠在一起,目标是取代全环绕栅极(GAA),成为密度翻倍的下一代晶体管设计。

据 IEEE Spectrum 报道,英特尔是第一家展示 CFET 解决方案的代工厂,早在 2020 年就公开推出了早期版本。在会议期间,英特尔介绍了使用 CFET 制造的最简单的电路之一,重点介绍了逆变器的改进。

CMOS 反相器将相同的输入电压发送到堆叠在一起的双晶体管的栅极,产生与输入逻辑相反的输出,并且逆变器在单个鳍片上完成。

英特尔还通过将每个器件的纳米片数量从两个增加到三个,将两个器件之间的间隔从 50 nm 减少到 30 nm,从而改进了 CFET 堆栈的电气特性。

专家们预计,从现在开始,CFET 技术的大规模商业化可能还需要 7 到 10 年的时间。

  • 分享到:

 

猜你喜欢

  • 主 题:安森美数字助听芯片的创新
  • 时 间:2024.05.09
  • 公 司:安森美

  • 主 题:IO-Link 技术介绍及相关设计解决方案
  • 时 间:2024.05.22
  • 公 司:ADI & Arrow