Nanusens 利用射频 DTC 解决 6G 射频前端设计难题

Nanusens 宣布使用其开创性的 MEMS-within-CMOS™ 技术，提供了一种全新的解决方案，旨在改善 6G 的射频前端设计。

Nanusens 的 CEO Josep Montanyà 解释道：“这建立在公司之前使用其独特技术使高频段 5G 带宽得以高效利用的工作基础上。我们已经有客户测试这些芯片，他们对其性能印象深刻，并建议我们将这种技术应用于 6G，因为这一领域面临巨大的挑战。”

Nanusens 射频 DTC

“问题在于，6G 需要处理比 5G 更多且可能更高的频率。为了实现这一点，需要在手机中集成更多的天线以处理更多的频段，但由于这些天线必须变小才能容纳在手机中，它们的效率会降低。为了从每个天线中获得最佳性能，每个天线都需要调谐以重新配置不同的频段，并避免与功率放大器不匹配。目前这是通过可调电容来实现的。”

该公司使用其专利的、硅验证的技术，通过标准 CMOS 技术制造 MEMS 结构，在芯片的 CMOS 层内创建了许多数字可调的纳米级电容器，同时包含控制电路。这种单芯片集成解决方案比竞争对手的解决方案更小，且由于其更好的线性度，性能更好，几乎没有失真。此外，由于纳米电容器更高效，通话时间提高了 30%，解决了当前效率降低的问题。

这些 RF 数字可调电容器（DTCs）还解决了当前天线解决方案在高频段下越来越耗电的问题。关键在于其在 1GHz 时高于 100 的非常高的 Q 因子，并且 Q 因子在更高频段上仍然保持高水平，以保持低功耗，而竞争对手的 Q 因子在高频段显著下降。实际结果是范围增加了约 14% 或更多，改善了用户体验，因为掉话和接收不良的区域减少了。

Nanusens 的 CTO Dr. Marc Llamas 说：“我们为 5G 和 6G 射频前端提供的独特解决方案让我们展示给的主要射频公司感到兴奋，他们需要更好的解决方案。我们相信，这就是他们一直在寻找的射频前端解决方案，能够真正推动 6G 市场的起飞。不仅适用于手机，还适用于工业和汽车等其他应用，因为其延迟更低，数据速率比 5G 提高了 50 倍，达到每秒 1000Gbps。这是一个巨大的 6G 市场，每年新增设备数以亿计，由 AI、虚拟现实、增强现实和物联网等数据密集型应用的快速增长需求驱动。我们独特的技术仅使用标准 CMOS 技术，可在任何 CMOS 工厂中生产，意味着我们可以以几乎无限的产量满足这一需求。”

竞争解决方案的问题：固态开关和 RF MEMS

固态开关的问题在于其低 Q 因子，Q 因子越高，性能越好，因为这表示运行时的损耗更低。固态开关解决方案的低 Q 因子是由于其 ON 状态（Ron）电阻。随着频率上升到更高的 5G 频段，这个问题变得更严重，成为有效使用这些高频段的限制因素。RF MEMS 可调电容器的问题在于其使用介电材料的可靠性差。介电材料可能会发生介电充电，这是 RF MEMS 设备失效的主要原因，也限制了它们能承受的峰峰电压。

Nanusens 创造了一种解决方案，避免了这两个问题。它使用一组 RF 电容开关，开启了高频 6G 频段的天线调谐实现。这解决了低 Q 因子问题，因为这种设计没有 ON 状态电阻，导致在 1GHz 时的 Q 因子高于 100，并且在更高频段上仍保持高水平以保持低损耗，而竞争对手的 Q 因子在高频段显著下降。由于这种创新设计不使用介电材料，因此不存在 RF MEMS 的介电充电和/或击穿问题。这导致了远优于现有方案的可靠性，Nanusens 的 DTCs 在实验室中经过超过四十亿次开关循环测试而未出现退化。此外，它们非常坚固，经过了冲击、振动、热循环、MSL 1 和 HTSL 的成功测试。

关键性能参数

DTCs 的关键因素是 Q 因子和线性度。在 1GHz 时，Q 因子高于 100，达到最先进的 RF MEMS 解决方案水平，远高于固态开关解决方案。它们还显示出优异的线性度，IMD3 超过 90 dBc，这是 5G 要求的标准。

最小电容可以保持非常小——单个电容关断状态（Coff）仅为 30 fF（4-bit DTC 的 Cmin 为 0.45 pF），未来的版本甚至更少。

同样，电容比目前为 2.2，Nanusens 预计下一代产品的电容比将提高到 4。

解决寄生效应问题

随着器件性能接近理想性能（非常低的关断状态电容（Coff）和非常高的 Q 因子），以及新分配的频段开始向微波域移动，寄生互连将越来越多地对性能产生负面影响。

使用标准 CMOS 制造意味着 DTC 可以与其他 射频前端组件（如 PA、LNA 和收发器）同时在同一芯片上制造，从而显著减少互连寄生效应，同时使它们具有可重配置性。这些单芯片可重配置解决方案将适合超小型、低剖面、低成本的 WLCSP 封装，并且这种集成还减少了 BOM 和板面积，相比竞争对手的多组件解决方案具有优势。

标准 CMOS

在标准 CMOS 工厂制造使得 Nanusens 器件受益于 CMOS 的规模经济，因此成本远低于使用更昂贵的绝缘体上硅/蓝宝石上硅工艺或特定 MEMS 工厂的竞争产品。Nanusens 还享有 CMOS 工厂的高产量、几乎无限的生产能力和任何 CMOS 工厂的使用能力。产品生产时间与典型 CMOS 产品相当，不像某些竞争对手需要更长时间，因为它们采用非标准工艺。

Nanusens 如何使用标准 CMOS 工艺

通过钝化层中的焊盘开口，使用蒸汽 HF（vHF）蚀刻掉金属间介电层（IMD），以创建纳米结构。然后将孔密封并根据需要封装芯片。由于仅使用标准 CMOS 工艺，且后处理最少，器件可以根据需要直接与有源电路集成，具有与 CMOS 器件相似的高产量。这也意味着生产是独立于工厂的。

关于 Nanusens™

Nanusens 由 Dr. Josep Montanyà 和 Dr. Marc Llamas 于 2014 年创立，总部位于英国德文郡佩恩顿，在西班牙巴塞罗那和中国深圳设有研发办公室。它利用了创始人前公司 Baolab Microsystems 的研究和专业知识。Nanusens 由 Inveready、Caixa Capital Risc 和 Dieco Capital 以及一些超高净值投资者提供风险投资。Nanusens 在 2019 年 TechWorks Awards 中获得年度颠覆性创新奖和年度新兴技术公司奖，在 2019 年 Elektra Awards 中获得年度最佳活动奖，在 2020 年 Elektra Awards 中获得年度设计团队奖。它是 2023 年 Elektra Awards 设计团队类别的决赛入围者。