增加验证覆盖范围并减少工作量？SmartDV完备的VIP助您实现又快又好的芯片设计！

随着现代芯片的复杂性不断提高，验证成为芯片设计过程中最耗时和费力的部分，许多芯片设计项目通常要耗费大约60%-80%的项目资源用于验证，并且还成为了整个设计过程中的瓶颈，能否顺利完成验证成为了决定芯片上市时间（TTM）和项目整体成本的关键。正是因为这样的复杂性和重要性，采用验证IP（VIP）等工具，并与值得信赖的IP伙伴合作是回报最高的途径，这将帮助芯片设计师解决过程中遇到的问题。

专业的验证IP可以显著地增加验证覆盖范围，可提前探知极端情况，并可显著地减少设置仿真系统所需的总体工作量（例如，创建模拟刺激）。所以，无论您是为下一个SoC、ASIC或FPGA项目寻找设计IP，还是寻找验证解决方案来确认您的芯片设计，全球领先的IP提供商SmartDV都可以迅速而可靠地利用其庞大的IP产品组合，或者根据您独特的需求生成定制IP，来全面满足设计项目的需求。

什么是验证IP（VIP）？

验证IP（VIP） 是预先设计的验证组件和测试台，用于验证IP核和芯片设计的功能和性能。验证IP是一种特殊的IP核，它将给定接口的总线功能模型（BFM）的功能与测试台中使用的测试用例框架功能相结合。验证IP是一个可重复使用的IP核，可用于创建必要的完整的测试用例和测试台，以缩短SoC验证时间并增加覆盖率。虽然验证IP通常用于验证标准总线协议，但它也可用于系统性能分析，并且越来越多地用于模拟、仿真和虚拟原型设计。

SmartDV在验证IP领域具有悠久的历史和丰富的经验，能够提供业内最全面的、覆盖多种协议的验证IP，同时还可以利用其特殊的工具和完整的协议和标准团队生成面向特定应用的验证IP。目前SmartDV已向包括全球顶级半导体公司在内的数百家芯片设计公司提供了各种VIP产品，并得到了用户的广泛欢迎，成功地帮助他们加速了各种规模的芯片设计，并提高了芯片设计的质量。

SmartDV特有的验证IP与设计IP生产工具组合

SmartDV不仅拥有一直精通各种协议和标准的IP专家，而且还打造了专门的IP生产工具组合，公司的专业工程师利用这些工具就可以生产各种设计IP和验证IP，并可以实现定制IP的生成，从而帮助芯片设计师更轻松、更快速地将我们的IP整合到他们的ASIC、SoC和FPGA中。其IP生产工具组合包括：

SmartCompiler

SmartDV产品目录中的每一个IP都是使用我们的SmartCompiler™生成的。多年来，我们一直在磨砺这项功能强大且极为可靠的专有技术，以创建和定制IP。这是我们商业模式的核心竞争力！

它的工作机制是一个严格保护的商业秘密——但我们将这一独一无二的编译器的强大功能用来支持我们的客户，无论您是用于IP定制，还是想要定制化的IP开发。对我们在全球的数百家客户来说，我们提供的定制IP已经为其带来了更强的竞争力和更高的毛利。

SmartVIPDebug

SmartVIPDebug™ 工具通过先进的行业标准波形和表格化交互视图，提供快速的分析和调试。该工具加快了对协议违规行为的检测速度，并使用户能够在没有特定协议专家的情况下进行故障排除。

SmartVIPDebug支持多种验证环境（仿真、模拟、SystemC），并提供高质量的文档，以减少上手时间。

SmartTestBench

SmartTestBench ™ 自动化生成testbench文件，消除了繁琐、耗时的手动创建过程。该工具可以在系统Verilog、UVM、OVM和SystemC中创建testbench文件。它与所有VIP许可证一起提供，帮助您充分利用从SmartDV获得的技术。

SmartDV提供哪些VIP？

SmartDV的VIP是由具有数十年复杂芯片验证经验的验证工程师所创建。我们还为各种应用提供基于标准的设计IP。下面显示的是我们提供的一些IP核。

SmartDV提供广泛且多样化的半导体IP产品和验证解决方案，涵盖5G、航空、航天、汽车、移动、网络、串行总线、存储和视频/显示等多个领域。全球数千位芯片设计师信赖SmartDV提供的经过验证和易于集成的IP，他们可以轻松地把这些IP集成到其SoC、ASIC和FPGA中并高质量地完成其项目。

即刻与我们的团队联系，探讨多种可能性。访问以下链接，在我们的联系页面上给我们留言，或者发邮件到 ChinaSales@smart-IP.cn

https://live-smart-dv.pantheonsite.io/contact_us/